بترکه چشم حسود    

جستجوی پیشرفته مقالات

     عنوان:

نماد اعتماد الکترونیکی

logo-samandehi

لیست مقالات ترجمه شده

سایر مقالات

امروز
دیروز
هفته جاری
هفته گذشته
ماه جاری
ماه گذشته
بازدید کل
3615
6074
24871
6875459
217573
258855
7198805

آی‌پی شما: 100.26.179.196
امروز: چهارشنب، 09 بهمن 1398 شمسی ساعت به وقت گرینویچ: 08:11:33

توجه                           توجه

تمامی مقالات ترجمه شده در قالب فایل ورد (Word)  ارائه می‌شوند.


       دسته‌بندی: مقالات مدار منطقی       فروش: 2 بازدید: 6199
کدینگ مجدد رقم علامت دار استاندارد کارا
    قیمت محصول: 170000 ریال



 

Efficient canonic signed digit recoding

Abstract

In this work novel-efficient implementations to convert a two’s complement binary number into its canonic signed digit (CSD) representation are presented. In these CSD recoding circuits two signals, H and K, functionally equivalent to two carries are described. They are computed in parallel reducing the critical path and they possess some properties that lead to as implification of the algebraic expressions minimizing the overall hardware implementation. As a result, the proposed circuits are highly efficient in terms of speed and are a incomparison with other counterpart previous architectures. Simulations of different configurations made over standard-cell implementations show an average reduction of about 55% in the delay and 29% in the area for a ripple-carry scheme, 47% in the delay and 17% the area in a carry look-ahead scheme, and 36% in the delay and 31% the area in a parallel prefix scheme.


pdfدانلود رایگان مقاله انگلیسی            597.84 KB

چکیده
در این مقاله، پیاده سازی های جدید کارا برای تبدیل عدد باینری مکمل دو به نمایش رقم علامت دار استاندارد (سی. اس. دی.) ارائه می شوند. در این مدارهای کدینگ مجدد سی. اس. دی.، دو سیگنال اچ. و کا. از نظر اجرایی معادل با دو رقم نقلی توصیف می شوند که بطور موازی با کاهش مسیر بحرانی محاسبه می شوند و دارای برخی ویژگی هایی می باشند که منجر به ساده سازی عبارت های جبری با به حداقل رساندن پیاده سازی سخت افزاری کلی می شوند. در نتیجه، مدارهای پیشنهادی برحسب سرعت و مساحت در مقایسه با سایر معماری های قبلی همتا موثرتر می باشند. شبیه سازی های پیکربندی های مختلف صورت گرفته روی پیاده سازی های سلولی استاندارد، میانگین کاهش حدود 55% در تاخیر و 29% در سطح برای طرح نقلی- موج گونه، 47% در تاخیر و 17% در سطح در طرح پیش بینی نقلی و 36% در تاخیر و 31% در سطح در طرح پیشوندی موازی نشان می دهند.

 

تعداد صفحات مقاله انگلیسی: 8 صفحه
تعداد صفحات مقاله فارسی: 22 صفحه


لینک دانلود فایل خریداری شده بلافاصله بعد از پرداخت آنلاین فعال می‌شود