بهینه سازی سریع اوسیلاتور نانو CMOS با ولتاژ کنترل شده با استفاده از رگرسیون چندجمله ای و الگوریتم ژنتیک

 

Fast optimization of nano-CMOS voltage-controlled oscillator using polynomial regression and

enetic algorithm

Abstract

Fast optimization of CMOS circuits is needed to reduce design cycle time and chip cost and to enhance yield. Mature electronic design automation (EDA) tools and well-defined abstraction-levels for digital circuits have largely automated the digital design process. However, analog circuit design and optimization is still not automated. Custom design of analog circuits and slow analog in SPICE has always needed maximum efforts, skills and design cycle time. In this paper, two novel design flows are presented for fast multi objective optimization of nano-CMOS circuits: actual-value optimization and normalized-value optimization. The design flows consider two characteristics for optimization i.e. power and frequency in a current-starved 50nm voltage-controlled oscillator(VCO). Accurate polynomial- regression based models have been developed for power (including leakage) and frequency of the VCO to speed up the design optimization. In the actual-value optimization flow, the power model is minimized using genetic algorithm, while treating frequency ≥100 MHz as a constraint. The actual-value optimization flow achieved 21.67% power savings, while maintaining a frequency ≥100 MHz. In the normalized-value optimization flow, the normalized form of the semodels are subjected to a weighted optimization using genetic algorithm. The normalized-value optimization flow achieved 16.67% power savings, with frequency ≥100 MHz. It is observed that while the actual-value optimization approach provides a better exploration of the design space, the normalized-value optimization approach provides a ≈5_ speed up in the computation time.

 

دانلود رایگان مقاله انگلیسی                  1.15 MB

 

چکیده 
بهینه سازی سریع مدارهای CMOS برای کاهش زمان سیکل طراحی و هزینه تراشه و تقویت بازده مورد نیاز است. ابزارهای اتوماسیون طراحی الکترونیکی کامل (EDA) و سطوح تجرید بخوبی تعریف شده برای مدارهای دیجیتالی به میزان زیادی فرایند طراحی دیجیتال را خودکار ساخته اند. با اینحال، طراحی مدار آنالوگ و بهینه سازی هنوز خودکار نیستند. طراحی سفارشی مدارهای آنالوگ و آنالوگ کند در SPICE همیشه به حداکثر تلاش ها، مهارت ها و زمان سیکل طراحی نیاز داشته است. در این مقاله، دو جریان طراحی جدید برای بهینه سازی چندمنظوره سریع مدارهای نانو CMOS ارائه می شوند: بهینه سازی با ارزش واقعی و بهینه سازی با ارزش نرمال سازی شده. جریان های طراحی دو ویژگی برای بهینه سازی در نظر می گیرند، یعنی توان و فرکانس در اوسیلاتور 50 nm با ولتاژ کنترل شده (VCO). مدل های مبتنی بر رگرسیون چندجمله ای دقیق برای توان و فرکانس VCO به منظور افزایش سرعت بهینه سازی طراحی توسعه یافته اند. در جریان بهینه سازی ارزش واقعی، مدل توان با استفاده از الگوریتم ژنتیک کمینه سازی می شود، در حالیکه فرکانس ≥100 MHz را بعنوان شرط در نظر می گیرد. جریان بهینه سازی با ارزش واقعی به 21.67% صرفه جویی در توان دست یافته است، در حالیکه فرکانس ≥100 MHz را حفظ می کند. در جریان بهینه سازی با ارزش نرمال سازی شده، فرم نرمال سازی شده این مدل ها با استفاده از الگوریتم ژنتیک به بهینه سازی وزن دار نسبت داده می شوند. جریان بهینه سازی با ارزش نرمال سازی شده به 16.67% صرفه جویی در توان با فرکانس ≥100 MHz دست یافته است. مشاهده می شود که در حالیکه راهکار بهینه ساززی با ارزش واقعی، کاوش بهتر فضای طرح را فراهم می سازد، راهکار بهینه سازی با ارزش نرمال سازی شده افزایش سرعت تقریبا 5 برابر در زمان محاسبات فراهم می سازد.

 

تعداد صفحات مقاله انگلیسی: 11 صفحه
تعداد صفحات مقاله فارسی:24 صفحه

اضافه کردن نظر